

(11)Publication number:

09-321439

(43) Date of publication of application: 12.12.1997

(51)Int.CI.

H05K 3/46 H05K 1/02


(21)Application number: 08-139276 (71)Applicant: NEC CORP (22)Date of filing: 31.05.1996 (72)Inventor: NODA YUJI

(54) LAMINATION CIRCUIT BOARD

(57)Abstract:

PROBLEM TO BE SOLVED: To provide a compact and light lamination circuit board which realize easy manufacturing operation.

SOLUTION: Since cut—out holes 21, 22, 31, 32 for preventing interference with mounted components 41, 42, 51, 52 on adjacent boards are formed for laminating printed boards 10, 20, 30, the thickness does not increase when they are laminated. Furthermore, since bumps are formed in parts to be connected by continuity in the printed circuits between adjacent boards to hold anisotropic conductive film 60, 70 therebetween, it makes continuity in only bum parts during thermocompression. Since sealing resin is applied to a circumferential edge of the semiconductor chips 41, 42, 51, 52 alone, an application amount thereof can be reduced, thus realizing miniaturization.



LEGAL STATUS

[Date of request for examination] 31.05.1996

[Date of sending the examiner's decision of rejection]

[Kind of final disposal of application other than the examiner's decision of rejection or application converted registration]

[Date of final disposal for application]

[Patent number] 2790122 [Date of registration] 12.06.1998

[Number of appeal against examiner's decision of rejection]

[Date of requesting appeal against examiner's decision of rejection]

BEST AVAILABLE COPY

[Date of extinction of right]

Copyright (C); 1998,2003 Japan Patent Office

(19)日本国特許庁 (JP)

(12)公開特許公報 (A)



(11)特許出願公開番号

特開平9-321439

(43)公開日 平成9年(1997)12月12日


(51)Int.Cl. 6 HO5K 3/46	識別配号	F I H05K 3/46 Q N	
		X	
1/02		1/02 C	
		審査請求 有 請求項の数4 0L (全7	頁)
(21)出願番号	特願平8-139276	(71)出願人 000004237 日本電気株式会社	
(22)出願日	平成8年(1996)5月31日	東京都港区芝五丁目7番1号	
		(72)発明者 野田 雄二 東京都港区芝五丁目7番1号 日本電気 式会社内	気株
		(74)代理人 弁理士 渡辺 喜平	

(54)【発明の名称】積層回路基板


(57)【要約】

【課題】 全体的に厚くなり、基板のほぼ全面を覆う樹脂を封入するので重くなり、さらに機械研磨工程が必要となるので製造作業が煩雑であった。

【解決手段】 ブリント基板10,20,30を積層するにあたり、隣接する基板に実装される実装部品41,42,51,52と干渉しないようにする切り欠き穴21,22,31,32を形成してあるため、積層したときに厚みが増さないし、また、隣接する基板間の印刷回路13,23,33には導通接続すべき部分にパンプ13a,23a,33aを形成して異方性導電膜60,70を挟んでいるため、熱圧着したときに同パンプ13a,23a,33a部分でのみ導通する。さらに、封止樹脂を充填するにあたっては、半導体チップ41,42,51,52の周縁だけに充填されるので、量を少なくして軽量化を図ることにもなる。



BEST AVAILABLE COPY



【請求項1】 表面に印刷回路を形成した複数のプリント基板を重ね合わせるとともに、その間で同プリント基板上に部品を実装し、かつ、互いに積層されるプリント基板の印刷回路間を導通接続せしめた積層回路基板であって、

【請求項2】 上記請求項1に記載の積層回路基板にお 10 いて、対面するプリント基板における印刷回路の導通接 続部位に突起を形成し、間に異方性導電膜を介在せしめ て導通接続させることを特徴とする積層回路基板。

【請求項3】 上記請求項1または請求項2に記載の積 層回路基板において、切り欠き穴内の上記実装部品の周 縁空間を樹脂封入することを特徴とする積層回路基板。

【請求項4】 上記請求項3に記載の積層回路基板において、積層方向に沿って上記切り欠き穴と連通する貫通孔を形成し、一括して樹脂封入することを特徴とする積層回路基板。

【発明の詳細な説明】

[0001]

【発明の属する技術分野】本発明は、積層回路基板に関 し、特に、半導体チップを実装する際に小型・軽量化を 実現する高密度実装を行う積層回路基板に関する。

[0002]

【従来の技術】従来、この種の積層回路基板として、図 6に示す特開平4-18787号公報に開示されたもの が知られている。同公報に開示された実装方法は、図6 (a) に示すようにプリント基板 1 0 1 上の導通パター 30 ン102にチップ部品103及びジャンパーチップ10 4を半田付けしている。そして、このプリント基板10 1のチップ部品103及びジャンパーチップ104が搭 載されている側の面に、エポキシ樹脂等の液状樹脂を流 し込み熱硬化させることによって、図6 (b) に示すよ うに、チップ部品103及びジャンパーチップ104を 埋設する埋め込み樹脂層106を形成する。この埋め込 み樹脂層106は、チップ部品103を完全に埋設しか つジャンパーチップ104の図中上端部が露出する高さ に形成され、その表面は機械研磨により平坦化される。 【0003】次に、上記埋め込み樹脂層106上に、銀 系の熱硬化性導電ペーストをスクリーン印刷し熱硬化さ せることによって、図6(c)に示すように導電パター ン107が形成され、ここに第1の実装基板108が形 成される。なお、この導電パターン107は、ジャンパ ーチップ104の図中上端部と接触されて、プリント基 板101の配線パターンと導通がとられている。一方、 図6 (d) に示すように、上記と同様にして構成され る、絶縁基板109及び配線パターン110よりなるプ

チップ113と、埋め込み樹脂層114及び導電バターン115を有する第2の実装基板116を形成する。そして、図6(e)に示すように、上記第1の実装基板108の導電パターン107が形成されている側の面と、第2の実装基板116の導電パターン115が形成されている側の面とを、間に異方性導電膜117を挟んで合わせ、両基板108,116を熱圧着して一体化し両プリント基板101,111相互間の電気的接続を行なっている。

0 [0004]

【発明が解決しようとする課題】上述した従来の積層回路基板においては、次のような課題があった。少なくとも一つの実装基板ごとにブリント基板とチップ部品以上の厚みになり、これらを対面して積層することにより、全体が厚くなってしまう。また、一枚の実装基板ごとにほぼ全面を覆う樹脂を封入することになり、重くなる。さらに、埋め込み樹脂層を形成した後でジャンパーチップを露出させるための機械研磨工程が必要となり、製造作業が煩雑となる。

20 【0005】本発明は、上記課題にかんがみてなされた もので、小型、かつ、軽量であって、製造作業も簡易に することが可能な積層回路基板の提供を目的とする。 【0006】

【課題を解決するための手段】上記目的を達成するた め、請求項1にかかる発明は、表面に印刷回路を形成し た複数のプリント基板を重ね合わせるとともに、その間 で同プリント基板上に部品を実装し、かつ、互いに積層 されるプリント基板の印刷回路間を導通接続せしめた積 層回路基板であって、一のプリント基板に実装される実 装部品と干渉しないように、積層する他のプリント基板 には対応部位に切り欠き穴を形成した構成としてある。 【0007】かかる構成からなる発明によれば、隣接す るプリント基板に実装部品が配置されている場合、積層 するプリント基板には対面する部分に切り欠き穴を形成 しているため、積層しても同切り欠き孔内に入り込み、 必ずしも基板間に実装部品の厚みを確保しておく必要は ない。切り欠き穴は、実装部品と干渉しない程度の大き さであれば良く、また、積層したときにプリント基板の 有効厚みよりも実装部品の方が薄ければ隣接する一枚の プリント基板だけに切り欠き穴を形成すればよいし、実 **装部品の方が厚ければ複数のプリント基板における対面** する部分に切り欠き穴を形成すればよい。

せることによって、図6(c)に示すように導電パター ン107が形成され、ここに第1の実装基板108が形 成される。なお、この導電パターン107は、ジャンパ ーチップ104の図中上端部と接触されて、プリント基 板101の配線パターンと導通がとられている。一方、 図6(d)に示すように、上記と同様にして構成され る、絶縁基板109及び配線パターン110よりなるプ リント基板111と、チップ部品112と、ジャンパー 50 は、請求項1に記載の積層回路基板において、対面する

プリント基板における印刷回路の導通接続部位に突起を 形成し、間に異方性導電膜を介在せしめて導通接続させ る構成としてある。

【0009】かかる構成からなる発明によれば、対面す るプリント基板同士の印刷回路が異方性導電膜を介して 対面するにあたり、この印刷回路における導通接続部位 に突起が形成されているため、押圧して加熱せしめれば 突起部分で異方性導電膜が強く加圧されて導通すること になる。また、突起部分でないところでは弱く加圧され るので導通しないし、むろん、面方向においても導通し 10 ない。切り欠き穴内に実装部品が保持されるにあたり、 周縁空間が形成されるが、従来のように実装部品を樹脂 封入することも可能である。

【0010】すなわち、請求項3にかかる発明は、請求 項1または請求項2に記載の積層回路基板において、切 り欠き穴内の上記実装部品の周縁空間を樹脂封入する構 成としてある。かかる構成からなる発明によれば、実装 部品の周縁の空間には、実装されているプリント基板 と、隣接する切り欠き穴を形成したプリント基板と、さ らに隣接する切り欠き穴を形成しないプリント基板とが 20 少なくとも接している。従って、樹脂封入すれば実装部 品の封入のみならず少なくとも三枚のプリント基板を互 いに固着せしめることにもなる。

【0011】さらに、請求項4にかかる発明は、請求項 3に記載の積層回路基板において、積層方向に沿って上 記切り欠き穴と連通する質通孔を形成し、一括して樹脂 封入する構成としてある。かかる構成からなる発明によ れば、実装部品が封入される切り欠き穴と連通するよう に積層方向に沿って貫通孔が形成され、一連の空間が連 後に一括して樹脂封入可能となる。むろん、一括して樹 脂封入すれば貫通するプリント基板同士を固着すること にもなる。ここにおいて、要は積層方向にわたって切り 欠き穴が連通するようになっていればよい。

[0012]

【発明の実施の形態】以下、図面にもとづいて本発明の 実施形態を説明する。図1は、本発明の一実施形態にか かる積層回路基板の製造過程を概略分解断面図により示 しており、図2は、積層した状態を断面図により示して いる。本実施形態においては、三枚のプリント基板1 0,20,30を積層し、このうち、下層の二枚のプリ ント基板10,20には実装部品である半導体チップ4 1,42,51,52を配置し、各プリント基板10, 20,30の間には異方性導電膜60,70を介在せし めて回路形成している。

【0013】本実施形態においては、半導体チップ4 1,42,51,52の表面実装をフリップチップポン ディングで行っているが、必ずしもフリップチップポン ディングである必要はない。例えば、図3に示すように チップオンポンディング (COB) であっても、効果は 50 で導通路を形成するには、他の方法でも構わない。例え

同様である。また、実装部品も半導体チップ41,4 2,51,52に限らず、他の部品、例えば、チップ抵 抗やチップコンデンサ等の表面実装部品を実装した場合 も同様である。

【0014】中間層のプリント基板20における上記半 導体チップ41,42に対応する部位と、上層のプリン ト基板30における上記半導体チップ51,52に対応 する部位には、切り欠き穴21,22,31,32を形 成してあり、各層を積層したときに同半導体チップ4 1,42,51,52が隣接するプリント基板20,3 .0と干渉しないようにしている。本実施形態において は、少なくとも隣接するプリント基板の一枚にだけ切り 欠き穴を形成しているが、実装部品の厚みがブリント基 板の厚みよりも大きいときには、積層するプリント基板 が干渉しないだけの枚数に切り欠き穴を形成しておけば よい。また、プリント基板の裏面に実装部品のリード線 端部が突出するような場合には、裏側に接するプリント 基板と干渉しないように切り欠き穴を形成しておけばよ

【0015】ところで、少なくとも下層のプリント基板 10の上面と、中間層のブリント基板20の上下面と、 上層のプリント基板30の下面には、図4に示すように 印刷回路13,23,33が形成されている。また、印 刷回路13,23,33のうち、プリント基板10,2 0,30が積層されたときに隣接面の印刷回路13,2 3,33と導通すべき部位には他の部分よりも高く突き 出るパンプ13a,23a,33aを形成してある。 【0016】パンプ13a, 23a, 33aは、金メッ

キ、あるいは、アディティブ法によって印刷回路の鍋バ 通しているので、積層するごとに樹脂封入しなくても最 30 ターンを析出させた後、表面をフラッシュ金メッキした りして形成できる。また、パンプ13a, 23a, 33 aの高さは、ソルダーレジスト14,24,34と同等 もしくはソルダーレジスト14,24,34より10~ 20μm高くなるように設計しておくとよい。

> 【0017】このようにパンプ13a、23a、33a を形成したプリント基板10,20,30の間に、異方 性導電膜60,70を挟んで位置合わせを行なうと、図 4に示すように、同パンプ13a, 23a, 33aの部 分が異方性導電膜60,70に突き当てられることにな る。この状態で、上下方向より圧力かけ、加熱すると印 刷回路13,23,33間の電気的接続が完了する。す なわち、異方性導電膜60,70は熱圧着することによ って対向する電極間方向では導電性を有し、それに直交 する方向では絶縁性を有するという特徴がある。このと きの加熱温度は異方性導電膜60,70の導通接続部分 が160℃~190℃となるように設定すればよい。圧 力は同導通接続部分が10Kg/c㎡~50Kg/c m'となるように設定すればよい。

【0018】むろん、プリント基板10,20,30間

ば、異方性導電膜の側に厚みのある粒状の隆起を形成 し、この隆起を印刷回路13,23,33に突き当て、 加圧したときにこの部分でのみ導通するようにしても良 い。また、導電性ペーストを塗布して半田付けのように 回路形成することもできる。

【0019】プリント基板10,20,30には上記切 り欠き穴21,22,31,32だけではなく、樹脂注 入用の貫通孔15,25,35を形成してある。これら の貫通孔15,25,35は積層方向に沿って上記切り 欠き穴21,22,31,32に連通している。すなわ 10 ち、半導体チップ41,42,51,52の搭載部分の 上下のプリント基板10,20,30に貫通孔15,2 5,35を設置している。そして、半導体チップ41, 42,51,52の周囲に封止樹脂を注入する場合には 下側の貫通孔15より封止樹脂を注入する。

【0020】このように上方の貫通孔35や切り欠き穴 31,32ではなく、下側に位置する貫通孔15より封 止樹脂を注入し、上部の開口部分を空気抜き用として利 用することにより、半導体チップ41,42,51,5 に未充填部を発生することなく封止樹脂を充填すること ができる。むろん、必要に応じて上方から樹脂封入する こともできる。貫通孔15,25,35を介して封止樹 脂を充填する場合、この封止樹脂が貫通するプリント基 板10、20、30は固着される。また、プリント基板 20に形成した切り欠き穴22の周囲の空間に充填され た封止樹脂は上下三枚のプリント基板10,20,30 を固着するという効果がある。

【0021】上述した実施形態においては、一回の熱圧 着によってすべてのプリント基板10,20,30を接 30 続しているが、図5に示すようにして一枚ずつ接続する こともできる。図5 (a) はプリント基板10に半導体 チップ41,42を搭載し電気的に接続した状態を示し ている。半導体チップ41,42は、上述したようにフ リップチップポンディングなどによって行なう。次に、 図5 (b) に示すように、プリント基板10の上に異方 性導電膜60を配置し、さらに、その上にプリント基板 20を位置合わせし、熱圧着によってプリント基板1 0, 20を電気的に接続する。その後、図5 (c) に示 すように、封止樹脂を半導体チップ41,42の周囲に 40 充填する。

【0022】次に、図5 (d) に示すように、半導体チ ップ51,52をプリント基板20上に実装し、図5 (e) に示すように、異方性導電膜70を同プリント基 板20上に配置する。この後、図5 (f) に示すよう に、プリント基板20上にプリント基板30を位置合わ せし、熱圧着によってプリント基板20,30間を電気

【0023】このように、プリント基板10,20,3 0を積層するにあたり、隣接する基板に実装される実装 50 ターンを形成する工程が必要であるが、本発明では不要

的に接続する。

部品41,42,51,52と干渉しないようにする切 り欠き穴21,22,31,32を形成してあるため、 積層したときに厚みが増さないし、また、隣接する基板 間の印刷回路13,23,33には導通接続すべき部分 にパンプ13a,23a,33aを形成して異方性導電 膜60,70を挟んでいるため、熱圧着したときに同バ ンプ13a,23a,33a部分でのみ導通する。さら に、封止樹脂を充填するにあたっては、半導体チップ4 1,42,51,52の周縁だけに充填されるので、量 を少なくして軽量化を図ることにもなる。

[0024]

【発明の効果】以上説明したように本発明は、実装部品 と干渉しないようにする切り欠き穴をプリント基板に形 成して積層しているため、全体の厚みを薄くすることが 可能な積層回路基板を提供することができる。なぜなら ば、半導体チップ等の部品をプリント基板の厚みの中に 埋め込むためであり、更に三次元的に部品を実装するた めに、実装の平面積を削減でき小型化が可能となる。

【0025】また、請求項2にかかる発明によれば、隣 2の表面及びパンプ13a, 23a, 33aの接続部分 20 接するプリント基板の印刷回路が不要に導通してしまう ことを防止しつつ、所定場所でのみ導通させることを容 易に行なうことができる。また、これにより軽量化も可 能となる。なぜならば、従来例において説明したジャン パースイッチの代わりに、印刷回路上のパンプによりプ リント基板間の電気的接続を行うからである。また、従 来例においては、導電ペーストをスクリーン印刷により 形成した導電パターンを使用するが、本発明では使用し ないので、軽量化への効果も大きい。

【0026】さらに、請求項3にかかる発明によれば、 複数枚のプリント基板を通過して樹脂が封入され、樹脂 の封入とブリント基板の固着を同時に行うことができ る。また、これによっても軽量化が可能となる。なぜな らば、従来例の埋め込み樹脂層の樹脂量と比較し、本発 明の封止樹脂量は実装部品の周縁空間だけであるし、厚 みも薄くなるため、使用する樹脂量は大幅に減少し、軽 量化への効果が大きい。

【0027】さらに、請求項4にかかる発明によれば、 同様に複数のプリント基板の固着を容易に行えるととも に、各実装部品に対して上方から一括して樹脂を注入す れば良く、封入作業自体が簡易となる。また、総合的に コストダウンが可能となることである。なぜならば、部 品と使用材料の削減、および生産工程の簡略化が可能だ からである。部品及び使用材料の削減について従来例と 比較して説明すると、従来例において使用していたジャ ンパースイッチ及びその搭載用の半田は本発明では使用 しない。また、使用する樹脂の量も本発明では大幅に減 少する。さらに、生産工程の簡略化について説明する と、従来例では埋め込み樹脂層の機械研磨による平坦化 工程、及び導電ペーストをスクリーン印刷により導電パ だからである。

【図面の簡単な説明】

【図1】本発明の一実施形態にかかる積層回路基板の製造過程を示す概略分解断面図である。

【図2】同積層回路基板の積層した状態を示す断面図である。

【図3】他の実施例にかかる実装部品の実装方法を示す断面図である。

【図4】プリント基板上における印刷回路のパンプで異方性導電膜を挟持する部分の拡大断面図である。

【図5】変形例にかかる製造工程を示す断面図である。

【図6】従来の積層回路基板の製造工程を示す断面図である。

【符号の説明】

10,20,30…プリント基板

21, 22, 31, 32…切り欠き穴 .

13,23,33…印刷回路


13a, 23a, 33a…パンプ

15, 25, 35…質通孔


41, 42, 51, 52…半導体チップ

10 60,70…異方性導電膜

【図1】




[図2]




BEST AVAILABLE COPY

【図3】




[図4]



【図5】

【図6】



This Page is Inserted by IFW Indexing and Scanning Operations and is not part of the Official Record

BEST AVAILABLE IMAGES

Defective images within this document are accurate representations of the original documents submitted by the applicant.

Defects in the images include but are not limited to the items checked:

□ BLACK BORDERS
□ IMAGE CUT OFF AT TOP, BOTTOM OR SIDES
□ FADED TEXT OR DRAWING
□ BLURRED OR ILLEGIBLE TEXT OR DRAWING
□ SKEWED/SLANTED IMAGES
□ COLOR OR BLACK AND WHITE PHOTOGRAPHS
□ GRAY SCALE DOCUMENTS
□ LINES OR MARKS ON ORIGINAL DOCUMENT
□ REFERENCE(S) OR EXHIBIT(S) SUBMITTED ARE POOR QUALITY

IMAGES ARE BEST AVAILABLE COPY.

OTHER:

As rescanning these documents will not correct the image problems checked, please do not report these problems to the IFW Image Problem Mailbox.